Referensi ke bagian di bawah ini dan kemudian menjawab pertanyaan setelahnya dalam bahasa yang sama dengan bagian: Passage: Model eksekusi berurutan mengasumsikan bahwa setiap instruksi selesai sebelum yang berikutnya dimulai; asumsi ini tidak benar pada prosesor pipelined. Situasi di mana hasil yang diharapkan bermasalah dikenal sebagai bahaya. Bayangkan dua instruksi register berikut untuk prosesor hipotetis: Pertanyaan: Apa sifat dari situasi berbahaya?
hasil yang diharapkan bermasalah