اشير للقطعة أدناه، ثم اجيب على السؤال بعد ذلك بنفس اللغة:  الممر: أول معالجات الذرة كانت مبنية على بنية بنية بونيل. تلك المعالجات الذرة قادرة على تنفيذ ما يصل إلى تعليمات اثنين لكل دورة. مثل العديد من معالجات x86 الأخرى، يترجمون تعليمات x86 (تعليمات CISC) إلى عمليات داخلية أبسط (يشار إليها أحيانًا باسم micro-ops، أي تعليمات نمط RISC فعليًا) قبل التنفيذ. غالبية التعليمات تنتج عملية صغيرة واحدة عند ترجمتها، مع حوالي 4٪ من التعليمات المستخدمة في البرامج النموذجية تنتج عمليات صغيرة متعددة. عدد التعليمات التي تنتج أكثر من عملية صغيرة واحدة أقل بكثير من الهندسة المعمارية الصغيرة P6 و NetBurst. في بنية بونيل الميكروهندسة، يمكن للعمليات الصغيرة الداخلية أن تحتوي على كل من حمولة الذاكرة ومخزن الذاكرة فيما يتعلق بعملية ALU، وبالتالي تكون أكثر شبهاً بمستوى x86 وأكثر قوة من العمليات الصغيرة المستخدمة في التصاميم السابقة. هذا يسمح بأداء جيد نسبيًا مع وحدات ALU رقمين صحيحين فقط، وبدون أي إعادة ترتيب تعليمات، أو تنفيذ تخميني، أو إعادة تسمية السجل. وبالتالي، فإن بنية بنية بونيل الصغيرة تمثل إحياء جزئي للمبادئ المستخدمة في تصاميم إنتل السابقة مثل P5 و i486، والغرض الوحيد هو تعزيز أداء كل واط. ومع ذلك، يتم تنفيذ Hyper-Threading بطريقة سهلة (أي منخفضة الطاقة) لاستخدام خط الأنابيب بأكمله بكفاءة عن طريق تجنب الاعتمادات النموذجية لخيط واحد.  سؤال: ماهو الغرض من بنية بنية بونيل الصغيرة؟
يعزز نسبة الأداء لكل واط.