1989 huet HP festgestallt, datt Reduced Instruction Set Computing (RISC) Architekturen eng Prozesserlimit bei enger Instruktioun pro Zyklus erreechen. HP Fuerscher hunn eng nei Architektur ënnersicht, spéider Explicitly Parallel Instruction Computing (EPIC) genannt, déi de Prozessor erlaabt verschidde Instruktiounen an all Auerzyklus auszeféieren. EPIC implementéiert eng Form vu ganz laanger Instruktiounswuert (VLIW) Architektur, an där een eenzegt Instruktiounswuert verschidde Instruktioune enthält. Mat EPIC bestëmmt de Compiler am Viraus, wéi eng Instruktioune gläichzäiteg ausgefouert kënne ginn, sou datt de Mikroprozessor einfach d'Instruktioune ausféiert an net elaboréiert Mechanismen brauch fir ze bestëmmen wéi eng Instruktioune parallel ausféieren. Fro: Wat mécht d'Entscheedung vun der Uerdnung vun den Instruktioune bei EPIC?
Kompiléierer