Sa 1989, HP gitino nga Reduced Instruction Set Computing (RISC) arkitektura nga nag-atubang sa usa ka processing limit sa usa ka instruksyon sa matag siklo. HP mga tigdukiduki nagsusi sa usa ka bag-o nga arkitektura, sa ulahi ginganlan nga Esplicitly Parallel Instruction Computing (EPIC), nga nagtugot sa processor sa pagpatuman sa daghang mga instruksyon sa matag clock cycle. EPIC nagpadapat sa usa ka matang sa kaayo taas nga instruksyon pulong (VLIW) arkitektura, diin ang usa ka single instruksyon pulong naglangkob sa daghang mga instruksyon. uban sa EPIC, ang compiler sa pag-una sa paghukom nga mga instruksiyon nga mahimo nga gipatuman sa samang panahon, mao nga ang microprocessor lamang nagpadapat sa mga instruksiyon ug dili kinahanglan nga mag-elaborate mekanismo sa pagtino nga mga instruksiyon sa pagpatuman sa dungan.
VLIW