Dina taun 1989, HP nangtukeun yén arsitéktur Reduced Instruction Set Computing (RISC) ngadeukeutan wates pamrosésan dina hiji paréntah per siklus. Peneliti HP nalungtik arsitéktur anyar, saterusna dingaranan Explicitly Parallel Instruction Computing (EPIC), anu ngamungkinkeun prosesor pikeun ngaéksekusi sababaraha paréntah dina unggal siklus jam. EPIC ngalaksanakeun wangun arsitéktur kecap paréntah anu panjang pisan (VLIW), dimana hiji kecap paréntah tunggal ngandung sababaraha paréntah. Kalayan EPIC, kompilator nangtukeun sateuacanna paréntah mana anu tiasa dieksekusi dina waktos anu sami, janten mikroprosésor ngan saukur ngaéksekusi paréntah sareng henteu kedah mékanisme anu rumit pikeun nangtoskeun paréntah mana anu kedah dieksekusi sacara paralel. Patarosan: Naon akronim pikeun sababaraha paréntah anu tiasa dipotong kana hiji paréntah tunggal?
VLIW