Dina taun 1989, HP nangtukeun yén arsitéktur Reduced Instruction Set Computing (RISC) ngadeukeutan wates pamrosésan dina hiji paréntah per siklus. Peneliti HP nalungtik arsitéktur anyar, anu saterusna dingaranan Explicitly Parallel Instruction Computing (EPIC), anu ngamungkinkeun prosesor pikeun ngaéksekusi sababaraha paréntah dina unggal siklus jam. EPIC ngalaksanakeun wangun arsitéktur kecap paréntah anu panjang pisan (VLIW), dimana hiji kecap paréntah tunggal ngandung sababaraha paréntah. Kalayan EPIC, kompilator nangtukeun sateuacanna paréntah anu tiasa dieksekusi dina waktos anu sami, janten mikroprosésor ngan saukur ngaéksekusi paréntah sareng henteu kedah ngajelaskeun mékanisme pikeun nangtoskeun paréntah mana anu kedah dieksekusi sacara paralel. Patarosan: Dina EPIC, naon anu nyandak kaputusan urutan paréntah?
kompilator