En 1989, HP determinou que as arquitecturas RISC (Reduced Instruction Set Computing) estaban a aproximarse a un límite de procesamento dunha instrución por ciclo. Os investigadores de HP investigaron unha nova arquitectura, posteriormente chamada Explicitly Parallel Instruction Computing (EPIC), que permite ao procesador executar múltiples instrucións en cada ciclo de reloxo. EPIC implementa unha forma de arquitectura de palabra de instrución moi longa (VLIW), na que unha única palabra de instrución contén múltiples instrucións. Con EPIC, o compilador determina con antelación que instrucións poden executarse ao mesmo tempo, polo que o microprocesador simplemente executa as instrucións e non precisa de mecanismos elaborados para determinar que instrucións executar en paralelo. Pregunta: En EPIC, cal é a decisión da orde das instrucións?
compilador