F'1989, HP iddeterminat li l-arkitetturi ta' Reduced Instruction Set Computing (RISC) kienu qed jersqu lejn limitu ta' proċessar b'istruzzjoni waħda għal kull ċiklu. Ir-riċerkaturi ta' HP investigaw arkitettura ġdida, li aktar tard ġiet imsejħa Explicitly Parallel Instruction Computing (EPIC), li tippermetti lill-proċessur li jeżegwixxi istruzzjonijiet multipli f'kull ċiklu ta' siegħa. EPIC timplimenta forma ta' arkitettura ta' kelma ta' struzzjoni twila ħafna (VLIW), li fiha kelma ta' struzzjoni waħda fiha struzzjonijiet multipli. B'EPIC, il-kumpilatur jiddetermina minn qabel liema struzzjonijiet jistgħu jiġu eżegwiti fl-istess ħin, u għalhekk il-mikroproċessur sempliċement jeżegwixxi l-istruzzjonijiet u m'għandux għalfejn jiddeċiedi mekkaniżmi elaborati biex jiddetermina liema struzzjonijiet għandhom jiġu eżegwiti b'mod parallel. Mistoqsija: F'EPIC x'jagħmel id-deċiżjoni tal-ordni tal-istruzzjonijiet?
kompilatur